募集情報

給与

【時給】1,900円～
交通費別途支給
【月収例】30万4000円＝時給1900円×160時間（残業代別途）

---

勤務地

【エリア】佐賀県 佐賀市
【最寄駅】唐津線 鍋島駅 車 5分

---

仕事内容

【デジタル設計】
Verilog言語を使用して、LSI設計を行っていただきます。
【担当製品】 集積回路

---

必要な
スキル

【特別なスキルは不要です！】

職種

【組み込み制御】情報系(制御系)

使用するツール

Verilog

勤務曜日・勤務時間・残業・休日

【曜日】 月火水木金
【時間】 09:00 ～ 18:00 （休憩60分）
【残業】 0時間程度
【休日】 土日祝

契約期間

長期

派遣先

研究センター