ASICのロジック設計/検証|エンジニアガイド｜エンジニア・IT求人情報サイト

おすすめポイント

複数名の募集！半導体回路設計の経験や知識を活かせます！経験の豊富な即戦力となって頂ける方歓迎！ご応募お待ちしております！
【月収例】37万9750円＝時給2450円×155時間（残業代別途）【登録に際してオフィスにお越しいただく必要はございません！WEBとお電話にて登録完了となります！】

給与: 【時給】2,450円～
交通費別途支給
【月収例】37万9750円＝時給2450円×155時間（残業代別途）
勤務地: 【エリア】神奈川県横浜市磯子区
【最寄駅】京浜東北線根岸（神奈川）駅徒歩 15分
仕事内容: ■ASICのロジック設計/検証
・Verilog-HDL言語またはVHDL言語
・ロジック回路のRTL設計/検証
・検証項目の立案、テストシナリオの作成
・SVA
を用いた検証
・HDLシミュレータツール
(VCS@linux
など)
・リント・非同期解析ツール
(Spyglass@linux
など)
【担当製品】半導体
必要な スキル: 【こんなスキルや経験のある方を歓迎します！】
ロジック回路の設計経験。・Verilog-HDL言語またはVHDL言語
・ロジック回路のRTL設計/検証
・検証項目の立案、テストシナリオの作成
・SVA
を用いた検証
・HDLシミュレータツール
(VCS@l
【活かせる経験】
Verilog
HDL
職種: 【電気系設計・開発、評価・試験・実験】電気･電子系
使用するツール: Verilog HDL
勤務曜日・勤務時間・残業・休日: 【曜日】月火水木金
【時間】 08:30 ～ 17:15 （休憩60分）
【残業】 20時間程度
【休日】土日
契約期間: 長期
派遣先: ソフトウェア会社でのお仕事です。