募集情報

給与

【時給】3,600円～
交通費別途支給
【月収例】55万8000円＝時給3600円×155時間（残業代別途）

---

勤務地

【エリア】神奈川県 厚木市
【最寄駅】小田急小田原線 本厚木駅 徒歩 15分

---

仕事内容

CIS
デジタル回路設計:
開発要求仕様に基づいた回路仕様作成、Verilog-HDL/SystemCによる設計および検証(リファレンスCによる一致検証、アサーション検証、波形目視、カバレッジ検証など。)。設計後は評価チーム、試作・量産立ち上げサポートも行います。設計委託メンバとの業務やりとりも行います。
特に電力解析、チェックツール実行(構文チェック、非同期検証)、簡易論理合成、SDC(物理インプリ制約)作成の業務を担っていただきます。
【担当製品】 CIS

---

必要な
スキル

【こんなスキルや経験のある方を歓迎します！】
・半導体のデジタル回路設計スキル
・Verilog-HDL
設計検証スキル
(5年以上)
・物理インプリ実装ツールに関する知見
(design
compiler、
formality、
primetime)
・他チームと連携しながら遂行する主体性
【活かせる経験】
・クロック・リセット制御回路、DFT設計知見
・アナログ回路の基礎知識
・CMOSイメージセンサの基礎知識

職種

【電気系設計・開発】電気･電子系

使用するツール

Excel、PowerPoint HDLシミュレータ : IUS、チェッカー : Spyglass Checker、 SpyglassCDC、 JasperGold、 Verdi 物理インプリ実装ツール : design compiler、formality、primetime

勤務曜日・勤務時間・残業・休日

【曜日】 月火水木金
【時間】 09:30 ～ 18:00 （休憩45分）
【残業】 30時間程度
【休日】 土日

契約期間

長期

派遣先

大手半導体製造メーカーでのお仕事です。