募集情報

給与

【時給】2,270円～
交通費別途支給
【月収例】36万3200円＝時給2270円×160時間（残業代別途）

---

勤務地

【エリア】福岡県 福岡市博多区
【最寄駅】鹿児島本線 博多駅 徒歩 10分

---

仕事内容

【LSI論理回路
設計検証】
【作業工程】：・要求仕様に基づく回路検討、詳細設計〜RTL作成
・検証仕様の作成、検証環境の作成、検証実施
【業務概要】：
・詳細設計仕様書、RTL設計
・詳細設計仕様書から検証項目を抽出し検証項目書の作成
・検証の実施、カバレッジ情報の収集
・検証報告書の作成
※週に3日程在宅勤務可
【担当製品】 ASIC・FPGA

---

必要な
スキル

【特別なスキルは不要です！】
【活かせる経験】
Verilog/VHDLによる設計・検証経験が活かせます☆彡

職種

【電気系設計・開発】電気･電子系

使用するツール

VHDL、Verilog

勤務曜日・勤務時間・残業・休日

【曜日】 月火水木金
【時間】 09:00 ～ 18:00 （休憩60分）
【残業】 10時間程度
【休日】 土日祝

契約期間

2026/05/01から2026/07/31

派遣先

大手エンジニア会社